GitLab

1 界面操作问题

• 1)PLL填写的频率范围：32~64， PLL_VCO的频率固定位PLL的两倍，如PLL填写64，则PLL_VCO固定显示为128。
• 2)SYSTICK的输入源无法重新选择回AHBCLK,且显示频率值错误。
• 3)APBCLK不显示频率值，APB2CLK未支持分频系数选择，且显示的频率值错误。
• 4)SVD、IWDT没有显示频率值.
• 5)当打开XTLF时，应自动打开 AUTO Switch。
• 6)XTHF和XTLF在使能之前，其作为时钟源的选择不应被选中。
• 7)RTC选择XTHF时钟源是时，其分频系数未按XTHF的频率自动计算。